创新AI硬件设计技术加快第二代7nm Colossus IPU上市

加利福尼亚州山景城2020年11月19日 /新闻稿网 - Xinwengao.com/ —

要点: 

  • 作为新思科技Fusion Platform的一部分,IC Compiler II凭借其行业领先的容量和吞吐量,加速实现了包含超过590亿个晶体管的超大规模Colossus IPU
  • 新思科技RTL-to-GDS流程中针对AI硬件设计的创新优化技术提供了同类最佳的性能、功率和区域(PPA)指标
  • 集成式黄金签核技术带来可预测且收敛的融合设计,同时实现零裕度流程

新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布,其行业领先的IC Compiler II布局布线解决方案成功协助Graphcore实现第二代Colossus MK2 GC200智能处理单元(IPU)硅晶设计的一次性成功。该IPU该芯片设计包含594亿个晶体管,并采用业界7nm先进工艺技术。Graphcore利用新思科技IC Compiler II针对AI硬件设计的超高容量架构和创新技术,加速了其大规模AI处理器的实现。新思科技的RTL-to-GDS流程与最先进的功耗优化能力,以及PrimeTime®延迟计算器等嵌入式黄金签核技术,为Graphcore设计团队提供了优越的PPA和最快的设计收敛时间。

Graphcore硅业务副总裁Phil Horsfield表示:“新思科技的数字全流程解决方案以及包括Design Compiler®和IC Compiler II在内的业界一流RTL-to-GDS工具,提供了单一供应商所能提供的最全面设计平台,这对我们按时流片最新的Colossus IPU的至关重要。与新思科技的长期合作使我们能够利用IC Compiler II的最前沿技术,达成并超越先进AI处理器的性能与功率目标。我们相信,与新思科技在IC Compiler II和Fusion Compiler上的持续合作将让我们不断拓展机器智能计算的极限。”

Graphcore推出的第二代Colossus GC200 IPU是一款精密芯片,集成了1472个独立处理器核和超过900兆字节的片上存储,为数据中心规模的AI应用提供卓越的并行处理能力。新思科技的IC Compiler II具备针对AI设计的多项功能,纳入顶级互连规划、逻辑重构、拥塞驱动的mux优化和全流程并发时钟和数据优化,为复合AI加速芯片中典型的高度重复、基于MAC的拓扑,提供同类设计最佳PPA。此外,它还具有自适应抽象化和分布式实现的原生高容量数据模型,可以在快速周转时间内高效地处理数十亿个实例设计。IC Compiler II具有独特的最终签发引擎主干,提供最高的相关性和超高度收敛的设计,以进一步加快设计周转时间。

新思科技工程设计事业部副总裁Neeraj Kaul表示:“AI计算的设计复杂性极限不断被突破,比如Graphcore最新推出的Colossus IPU成功利用了IC Compiler II中最新的AI优化技术,同时满足了针对其最复杂芯片的设计目标,这加强了我们作为下一代AI设计首选布局布线工具的领先地位。”

要获知有关新思科技公司产品的更多信息,请访问:https://www.synopsys.com/zh-cn/implementation-and-signoff.html

关于新思科技 

新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)是众多创新型公司的Silicon to Software(“芯片到软件”)合作伙伴,这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第15大软件公司,新思科技长期以来一直是电子设计自动化(EDA)和半导体IP领域的全球领导者,并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统 (SoC) 的设计人员,还是编写需要最高安全性和质量的应用程序的软件开发人员,新思科技都能够提供您所需要的解决方案,帮助您推出创新性、高质量、安全的产品。要获知更多信息,请访问www.synopsys.com

编辑联系人: 

Camille Xu 
Synopsys, Inc.
[email protected] 

Simone Souza
Synopsys, Inc.
[email protected]

相关链接 :

http://www.synopsys.com

资源: 新闻稿网合作伙伴 - Xinwengao.com